SCRAMBLE METHOD AND DEVICE

Patent Number:

JP5327695

Publication date:

1993-12-10

Inventor(s):

SAITO TOMOHIRO

Applicant(s):

MAINICHI HOSO:KK

Requested Patent:

☐ JP<u>5327695</u>

Application Number: JP19920135304 19920527

Priority Number(s):

IPC Classification:

H04L9/18; G06F7/58; G09C1/00; H04N1/44

EC Classification:

Equivalents:

JP8017381B

Abstract

PURPOSE:To realize the scrambling of a facsimile signal of a television facsimile multiplex broadcast by the software of a microcomputer or the like.

CONSTITUTION: An initial value is set on a 1st register R1 having plural (n) cells, the content is transferred to a 2nd register R2, a 3rd register R3 is cleared, a least bit of the R2 is added to the register R3, the storage content in the R2 is shifted toward the low-order direction by a prescribed number (f(k+1)-fk) bits, exclusive OR arithmetic operation between the final output Dfk and the storage content in the R3 having a cell by one bit is implemented and the result is stored in the R3 and it is repeated from k=1 till the predetermined number (i) and the lowest order bit of the R1 is stored sequentially in the memory. Then the R1 is shifted in the low-order direction by one bit, the lowest bit in the R3 is transferred to the highest bit of the R1 and after the operation as above is repeated by a predetermined number of times M, the exclusive OR between bits of the signal to be sent and bits of the storage content in the memory is calculated and the result is outputted.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-327695

(43)公開日 平成5年(1993)12月10日


(51)Int.Cl. ⁵		識別記号	· 庁内整理番号	FI	技術表示箇所
HO4L	9/18		0100 ED		
G 0 6 F	7/58	Α			
G 0 9 C	1/00		9194-5L		
H 0 4 N	1/44		2109-5C		
			7117—5K	H04L	·
				審査請求有	請求項の数4(全 8 頁) 最終頁に続く
(21)出願番号		特願平4-135304		(71)出願人	391004104
(21)[[]		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			株式会社毎日放送
(22)出顧日		平成4年(1992)5月27日			大阪府大阪市北区茶屋町17番1号
		1,00 = 1 (000=) = 2	•	(72)発明者	齋藤 友宏
					大阪市北区茶屋町17番1号 株式会社毎日
					放送内
				(74)代理人	弁理士 西教 圭一郎 (外3名)

(54)【発明の名称】 スクランブル方法および装置

(57)【要約】

【目的】 テレビジョン・ファクシミリ多重放送のファクシミリ信号のスクランブルを、マイクロコンピュータのソフトウエアなどによって実現すること。

【構成】 複数nのセルを有する第1レジスタR1に初 期値を設定し、その内容を第2レジスタR2に転送し第 3レジスタR3をクリアした後、第2レジスタR2の最 下位ビットを第3レジスタR3に加え、第2レジスタR 2のストア内容を、予め定める数 (f (k+1) - f k)のピット分だけ、下位方向にシフトし、最終出力D fkと、1ビット分のセルを有する第3レジスタR3の ストア内容との排他的論理和演算を行い第3レジスタR 3にストアし、k=1から予め定める数iまで繰返し、 第1レジスタR1の最下位ピットを、メモリに順にスト アし、次に第1レジスタR1を1ビット分だけ下位方向 にシフトするとともに第3レジスタR3の最下位ビット を第1レジスタR1の最上位ピットに転送し、このよう な演算を予め定める回数Mだけ繰返した後、送信すべき 信号の各ピットと、メモリのストア内容の各ピットとの 排他的論理和を演算して出力する。



【特許請求の範囲】

【請求項1】 複数nのセルを有する第1レジスタR1 に初期値を設定する第1ステップと、

1

第1レジスタR1の内容を保持したままで、第1レジス タR1と同数のセルを有する第2レジスタR2に、第1 レジスタR1の内容を転送し、さらに複数のセルを有す る第3レジスタR3をクリアする第2ステップと、

第2レジスタR2の最下位ピットを、第3レジスタR3 に加え、第2レジスタR2のストア内容を、予め定める 数 (f (k+1) - f k) のビット分だけ下位方向にシ 10 フトし、その最終出力Dfkを、第3レジスタR3に加 え、この演算を、k=1から予め定める数iまで繰返す 第3ステップと、

第1レジスタR1の最下位ビットを、メモリに順にスト アする第4ステップと、

第1レジスタR1を1ビット分だけ下位方向にシフト し、かつ第3レジスタR3の最下位ビットのストア内容 を、第1レジスタR1の最上位ビットに転送する第5ス テップとを含み、

第2ステップ~第5ステップを予め定める回数Mだけ繰 20 返した後、送信すべき信号の各フレーム毎に各ピット と、メモリのストア内容の各ピットとの排他的論理和を 演算して出力する第6ステップとを含むことを特徴とす るスクランブル方法。

【請求項2】 複数nのセルを有する第1レジスタR1 に初期値を設定する第1ステップと、

第1レジスタR1の内容を保持したままで、第1レジス タR1と同数のセルを有する第2レジスタR2に、第1 レジスタR1の内容を転送し、さらに1ピット分のセル を有する第3レジスタR3をクリアする第2ステップ

第2レジスタR2の最下位ピットを、第3レジスタR3 に加え、第2レジスタR2のストア内容を、予め定める 数 (f (k+1) - f k) のピット分だけ下位方向にシ フトし、その最終出力Dfkと、第3レジスタR3のス トア内容との排他的論理和演算を行い第3レジスタR3 にストアし、この演算を、k=1から予め定める数iま で繰返す第3ステップと、

第1レジスタR1の最下位ビットを、メモリに順にスト アする第4ステップと、

第1レジスタR1を1ビット分だけ下位方向にシフト し、かつ第3レジスタR3のストア内容を、第1レジス タR1の最上位ビットに転送する第5ステップとを含 み、

第2ステップ~第5ステップを予め定める回数Mだけ繰 返した後、送信すべき信号の各フレーム毎に各ピット と、メモリのストア内容の各ピットとの排他的論理和を 演算して出力する第6ステップとを含むことを特徴とす るスクランブル方法。

第1レジスタR1と同数のセルを有する第2レジスタR 2と、

複数のセルを有する第3レジスタR3と、

メモリと、

処理回路であって、第1レジスタR1に初期値を設定し た後、第3レジスタR3をクリアし、第1レジスタR1 の内容を保持したままで、その第1レジスタR1の内容 を第2レジスタR2に転送し、第2レジスタR2の最下 位ビットを第3レジスタR3に加え、第2レジスタR2 のストア内容を予め定める数 (f(k+1) - fk) の ビット分だけ下位方向にシフトし、その最終出力Dfk を第3レジスタR3のストア内容に加え、この演算を、 k=1から予め定める数iまで繰返し、第1レジスタR 1の最下位ビットを、メモリに順にストアし、次に、第 1レジスタR1を1ビットだけ下位方向にシフトし、か つ第3レジスタR3の最下位ビットのストア内容を第1 レジスタR1の最上位ビットに転送し、このような動作 を予め定める回数Mだけ繰返した後、送信すべき信号の 各フレーム毎に各ピットとメモリのストア内容の各ピッ トとの排他的論理和を演算して出力する、そのような処 理回路とを含むことを特徴とするスクランブル装置。

【請求項4】 複数nのセルを有する第1レジスタR1

第1レジスタR1と同数のセルを有する第2レジスタR 2 と、

1ビットのセルを有する第3レジスタR3と、 メモリと、

処理回路であって、第1レジスタR1に初期値を設定し 30 た後、第3レジスタR3をクリアし、第1レジスタR1 の内容を保持したままで、その第1レジスタR1の内容 を第2レジスタR2に転送し、第2レジスタR2の最下 位ピットを第3レジスタR3に加え、第2レジスタR2 のストア内容を予め定める数 (f (k+1) - f k) の ビット分だけ下位方向にシフトし、その最終出力Dfk と、第3レジスタR3のストア内容との排他的論理和演 算を行い第3レジスタR3にストアし、この演算を、k =1から予め定める数iまで繰返し、第1レジスタR1 の最下位ピットを、メモリに順にストアし、次に、第1 40 レジスタR1を1ビットだけ下位方向にシフトし、かつ 第3レジスタR3のストア内容を第1レジスタR1の最 上位ピットに転送し、このような動作を予め定める回数 Mだけ繰返した後、送信すべき信号の各フレーム毎に各 ビットとメモリのストア内容の各ビットとの排他的論理 和を演算して出力する、そのような処理回路とを含むこ とを特徴とするスクランブル装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、たとえばテレビジョン 【請求項3】 複数 n のセルを有する第 1 レジスタ R 1 50 ・ファクシミリ多重放送においてファクシミリ信号のス クランブルを行うためなど擬似乱数符号重畳方式に対し て好適に実施することができるスクランブル方法および 装置に関する。

[0002]

【従来の技術】従来技術による擬似乱数符号重畳方式 (PN加算方式と呼ばれている)のスクランブル方法の 一例は、図3に示されている。この先行技術は、合計 n 個のセルD1~Dnを有する線型シフトレジスタによっ て生成されたPN信号(擬似乱数符号系列)を排他的論 理和演算する。システムによって予め定められたビット 10 数のフレームと呼ばれるプロック毎に行われる初期化に 際しては、シフトレジスタのセルD1~Dnに、論理 「1」または論理「0」の論理値P1~Pnを設定し、 外部から加えられるクロック信号に同期し、各セルD1 ~Dnの論理値が出力され、図3の左から右に隣接する セルへ入力される。最も右側のセルD1の出力と第f1 番目のセルDf1の出力とが排他的論理和ゲートGf1 に与えられ、排他的論理和ゲートGf2には前段の排他 的論理和ゲートGf1の出力と第f2番目のセルDf2 の出力とが与えられ、最終段の排他的論理和ゲートG f 20 iの出力は最も左側のセルDnに入力される。最も右側 のセルD1の出力と、PN加算されるべき信号が、1ク ロック信号毎に1ビット分ずつライン1を介して排他的 論理和ゲートG0に入力される。

 $[0\ 0\ 0\ 3]$ こうして送信された信号は、図4に示されるように受信回路2によって受信され、図3で示される構成と同様なセル $D1\sim Dn$ を有するシフトレジスタと排他的論理和ゲート $Gf1\sim Gfi$ とを含む回路の出力とともに排他的論理和ゲートG01に与えられ、ライン3からは、元の信号、すなわち図3のライン1に与えら30れた信号が得られる。図3における送信側の初期値設定のためのフレーム同期およびクロック信号と、図4における受信側での初期値設定のためのフレーム同期およびクロック信号とは、同期される。

【0004】このような図3および図4に示される構成は、いわゆるハードウエアによって実現されるものであり、したがってこのようなスクランブル動作を、もっと簡単な方法で実現することが望まれる。

[0005]

【発明が解決しようとする課題】本発明の目的は、任意 40 のハードウエア構成に対して、ソフトウエアの対応のみで簡単にスクランブルを実現することができる方法および装置を提供することである。

[0006]

【課題を解決するための手段】本発明は、複数nのセルを有する第1レジスタR1に初期値を設定する第1ステップと、第1レジスタR1の内容を保持したままで、第1レジスタR1と同数のセルを有する第2レジスタR2に、第1レジスタR1の内容を転送し、さらに複数のセルを有する第3レジスタR3をクリアする第2ステップ50

と、第2レジスタR2の最下位ビットを、第3レジスタR3に加え、第2レジスタR2のストア内容を、予め定める数 (f (k+1) - f k)のビット分だけ下位方向にシフトし、その最終出力Df kを、第3レジスタR3に加え、この演算を、k=1から予め定める数 i まで繰返す第3ステップと、第1レジスタR1の最下位ビットを、メモリに順にストアする第4ステップと、第1レジスタR1を1ビット分だけ下位方向にシフトし、か1セジスタR1を1ビット分だけ下位方向にシフトし、第3レジスタR3の最下位ビットのストア内容を、第1レジスタR3の最下位ビットのストア内容を、第1レジスタR1の最上位ビットに転送する第5ステップとを含み、第2ステップ~第5ステップを予め定める回数Mだけ繰返した後、送信すべき信号の各フレーム毎に各ビットと、メモリのストア内容の各ビットとの排他的論理和を演算して出力する第6ステップとを含むことを特徴とするスクランブル方法である。

【0007】また本発明は、複数nのセルを有する第1 レジスタR1に初期値を設定する第1ステップと、第1 レジスタR1の内容を保持したままで、第1レジスタR 1と同数のセルを有する第2レジスタR2に、第1レジ スタR1の内容を転送し、さらに1ビット分のセルを有 する第3レジスタR3をクリアする第2ステップと、第 2レジスタR2の最下位ビットを、第3レジスタR3に 加え、第2レジスタR2のストア内容を、予め定める数 (f(k+1) - fk) のビット分だけ下位方向にシフ トし、その最終出力Dfkと、第3レジスタR3のスト ア内容との排他的論理和演算を行い第3レジスタR3に ストアし、この演算を、k=1から予め定める数iまで 繰返す第3ステップと、第1レジスタR1の最下位ビッ トを、メモリに順にストアする第4ステップと、第1レ ジスタR1を1ビット分だけ下位方向にシフトし、かつ 第3レジスタR3のストア内容を、第1レジスタR1の 最上位ビットに転送する第5ステップとを含み、第2ス テップ~第5ステップを予め定める回数Mだけ繰返した 後、送信すべき信号の各フレーム毎に各ピットと、メモ リのストア内容の各ピットとの排他的論理和を演算して 出力する第6ステップとを含むことを特徴とするスクラ ンプル方法である。

【0008】また本発明は、複数 n のセルを有する第1レジスタR1と、第1レジスタR1と同数のセルを有する第2レジスタR2と、複数のセルを有する第3レジスタR3と、メモリと、処理回路であって、第1レジスタR1に初期値を設定した後、第3レジスタR3をクリアし、第1レジスタR1の内容を保持したままで、その第1レジスタR1の内容を第2レジスタR2に転送し、第2レジスタR2の最下位ビットを第3レジスタR3に加え、第2レジスタR2のストア内容を予め定める数(f(k+1)-fk)のビット分だけ下位方向にシフトし、その最終出力Dfkを第3レジスタR3のストア内容に加え、この演算を、k=1から予め定める数iまで繰返し、第1レジスタR1の最下位ビットを、メモリに

5

順にストアし、次に、第1レジスタR1を1ピットだけ下位方向にシフトし、かつ第3レジスタR3の最下位ピットのストア内容を第1レジスタR1の最上位ピットに転送し、このような動作を予め定める回数Mだけ繰返した後、送信すべき信号の各フレーム毎に各ピットとメモリのストア内容の各ピットとの排他的論理和を演算して出力する、そのような処理回路とを含むことを特徴とするスクランブル装置である。

[0009] また本発明は、複数nのセルを有する第1 レジスタR1と、第1レジスタR1と同数のセルを有す 10 る第2レジスタR2と、1ビットのセルを有する第3レ ジスタR3と、メモリと、処理回路であって、第1レジ スタR1に初期値を設定した後、第3レジスタR3をク リアし、第1レジスタR1の内容を保持したままで、そ の第1レジスタR1の内容を第2レジスタR2に転送 し、第2レジスタR2の最下位ビットを第3レジスタR 3に加え、第2レジスタR2のストア内容を予め定める 数 (f (k+1) -fk) のビット分だけ下位方向にシ フトし、その最終出力Dfkと、第3レジスタR3のス トア内容との排他的論理和演算を行い第3レジスタR3 20 にストアし、この演算を、k=1から予め定める数iま で繰返し、第1レジスタR1の最下位ビットを、メモリ に順にストアし、次に、第1レジスタR1を1ビットだ け下位方向にシフトし、かつ第3レジスタR3のストア 内容を第1レジスタR1の最上位ビットに転送し、この ような動作を予め定める回数Mだけ繰返した後、送信す べき信号の各フレーム毎に各ピットとメモリのストア内 容の各ピットとの排他的論理和を演算して出力する、そ のような処理回路とを含むことを特徴とするスクランブ ル装置である。

[0010]

【作用】本発明に従えば、第1レジスタR1は複数nの セルD1~Dnを有し、第2レジスタR2は同数nのセ ルE1~Enを有し、第3レジスタR3は少なくとも1 つのセルQ1~Qsを有し、さらにメモリが備えられ、 第1レジスタR1に初期値を設定した後、第3レジスタ R3をクリアし、第1レジスタR1の内容を第2レジス タR2に複写し、その第2レジスタR2の最下位ピット をR3に加え、第2レジスタR2のストア内容を予め定 める数 (f (k+1) - f k) のピット分だけ、下位方 40 向にシフトし、その最終出力Dfkを複数セルの第3レ ジスタR3に加算し、あるいはまた1ビット分のセルを 有する第3レジスタR3のストア内容との排他的論理和 演算を行い第3レジスタR3にストアし、このような演 算を、k=1から予め定める数iまで繰返し、この第1 レジスタR1の最下位ピットをメモリに順にストアして ゆき、第1レジスタR1を1ビット分だけ下位方向にシ フトし、かつ複数ピットを有する第3レジスタR3の最 下位ピットのストア内容、または1ピット分のセルを有 する第3レジスタR3のストア内容を、第1レジスタR 50 1の最上位ビットに転送し、このような動作を予め定める回数Mだけ繰返した後、送信すべき信号の各フレーム毎に各ビットと、メモリのストア内容の各ビットとの排他的論理和を演算して出力する。PN加算方式によるスクランブルでは、フレームと呼ばれるブロック毎に初期化が行われる(同じPN信号列が用いられる)前記メモリのストア内容は1つのフレームのPN加算信号列に相当し、一度始めに計算しておけば、フレーム毎に計算しでも使うことができる。このような演算は、コンピュータのプログラム演算処理によって実現され、したがって前述の図3および図4に示される具体的な電気的構成を必要とせず、したがっていかなるハードウエア構成に対してもソフトウエアの対応のみで適応することができるので、実現が容易である。

[0011]

【実施例】図1は、本発明の一実施例のブロック図であ る。マイクロコンピュータなどによって実現される処理 回路5には、信号発生回路4からは、テレビジョン・フ ァクシミリ多重放送において送信すべき放送フォーマッ トの信号が出力される。処理回路5には、フロッピィデ ィスクやキーボードなどのプログラム入力手段6が接続 される。また処理回路5には、第1レジスタR1と第2 レジスタR2と第3レジスタR3とが接続され、さらに メモリ7が備えられる。このような処理回路5は、図3 に示される電気回路と同様なスクランブル動作を行う。 【0012】図2は、図1に示される処理回路5の動作 を説明するためのフローチャートである。図1および図 2を併せて参照して、第1レジスタR1は複数nのセル D1~Dnを有しており、ステップa1においてその第 1レジスタR1に初期値が設定され、すべての各セルD 1~Dnには、初期値P1~Pnがそれぞれ入力され る。P1~Pnは、論理「1」または論理「0」であ る。このステップa1では、処理回路5に備えられてい るカウンタ8の計数値Nが0に設定される。このカウン タ8の値Nは、今現在、第1レジスタR1を何ピットシ フトしたかを表す。

【0013】第2レジスタR2は、第1レジスタR1のセルD1~Dnの数n以上の数のセルE1~Enを有していてもよい。

【0014】ステップa2では、第3レジスタR3を論理「0」にクリアする。この第3レジスタR3は複数sのセルQ1~Qsを有していてもよい。第1レジスタR1の内容を保持したままで、第2レジスタR2に転送される。ステップa3では、第2レジスタR2の最下位ピットE1のストア内容を、第3レジスタR3の最下位のセルQ:に転送し、このとき第2レジスタR2を1ビットだけ図1の右方にシフトする。

【0015】そこで次のステップa4では、シフトレジスタR2を、(f1-1)回、すなわち(f1-1)ビ

7

ット分だけ、右方にシフトし、その最終出力Df1を、第3レジスタR3に加算する。これによってその第3レジスタR3の最下位のセルQ1には、前記最終出力Df1とセルQ1に初めにストアされていた内容との排他的論理和が演算されることになり、その演算結果が最下位のセルQ1にストアされたことになる。

【0016】ステップa5では、kを1にセットし、次のステップa6では、第2レジスタR2を、(f(k+1)-fk)のビット分だけ、右方にシフトし、その最終出力Dfkを、第3レジスタR3に加算する。こうし 10 て第3レジスタR3の最下位のセルQ1には、最終出力DfkとそのセルQ1の初めのストア内容との排他的論理和がストアされることになる。

【0017】次のステップa7では、(k+1)が予め 定めた数iに達したかどうかが判断され、そうでなければ、次のステップa8において値kを1だけインクリメントし、ステップa6に戻る。このようにして、第3レジスタR3の最下位のセルQ1には、その第3レジスタR3のセルQ1のストア内容を同一の参照符R3で表すとすると、数1で示される演算結果がストアされること 20 になる。

[0018]

【数1】

$R3 = D1 \oplus Df1 \oplus Df2 \oplus \cdots \oplus Dfi$

【0019】次のステップa9では、レジスタR1の最下位ビットD1の内容を、メモリ7にストアする。このメモリ7は、PN信号の1周期分(スクランブルの単位である1フレーム分)のビット数(M)をストアする容量を有し、たとえば1152バイトであってもよい。

【0020】ステップa10ではNをインクレメントし、ステップa11では、カウンタ8の計数値Nが、予め定める値M、すなわち前述の1152バイトに達したかどうかが判断され、計数値Nが値M未満であるときには、ステップa13に移る。次のステップa13では、レジスタR1を1ビット分だけ右方にシフトし、その後ステップa14では、第3レジスタR3の最下位のセルQ1のストア内容を、第1レジスタR1の最上位セルDnにストアする。このステップa14から、元のステップa2に戻って、同様の演算を繰返す。

【0021】ステップa11においてカウンタ8の計数 40値Nが、予め定める値Mに等しいときには、ステップa 12に移り、テレビジョン・ファクシミリ多重放送のファクシミリ信号の放送フォーマットになってインタリーブされたG3(CCITT勧告T. 4)の信号発生回路 4からの信号の各フレーム毎に各ビットと、メモリ7のストア内容の各ビットとの排他的論理和が演算され、ライン9(図1参照)から導出され、この信号は、一旦メモリ10にストアされ、その後放送されてもよく、あるいはまたライン9からの信号をいわゆるリアルタイムで送信手段11によって放送するようにしてもよい。この 50

ような図1および図2に示される実施例は、受信回路に おいてもまた前述の図4のように、用いられてもよい。 このとき信号発生回路4は、受信された信号を発生す る。

【0022】メモリ10は、たとえばフロッピディスクなどであって、着脱可能な内部記憶装置によって実現されてもよい。また信号発生回路14は信号をリアルタイムで発生してもよいが、ハードディスクなどの記録・再生手段であってもよい。

【0023】本発明の他の実施例として、第3レジスタR 3は、単一のセルQ 1だけを有するレジスタであってもよく、このときには、そのセルQ 1のストア内容と、前記最終出力D f k との排他的論理和演算を行い、その演算結果が、同じセルQ 1 にストアされることになる。その他の動作は前述の実施例と同様である。

[0024]

【発明の効果】以上のように本発明によれば、複数のセ ルを有する第1レジスタR1と、同数のセルを有する第 2レジスタR2と、少なくとも1つのセルを有する第3 レジスタとメモリとを備え第3レジスタR3をクリアし た後、第1レジスタR1を初期設定し、その内容を第2 レジスタR2に転送し、第2レジスタR2の最下位ビッ トをR3に加え、第2レジスタR2のストア内容を、予 め定める数 (f(k+1) - fk) のビット分だけ、一 方向にシフトし、その最終出力Dfkを第3レジスタR 3に加え、このような演算をk=1から予め定める数 i まで繰返し、第1レジスタR1の最下位ビットを、メモ リに順にストアし、第1レジスタR1を1ビット分だけ 下位方向にシフトし、かつ第3レジスタR3の最下位ビ ットのストア内容を、第1レジスタR1の最上位ビット に転送し、このような動作を予め定める回数Mだけ繰返 した後、送信すべき信号の各フレーム毎に各ピットと、 メモリのストア内容の各ピットとの排他的論理和を演算 するようにしたので、マイクロコンピュータなどのソフ トウエアによってスクランブルの実現が可能となった。 同一のPN信号を用いてスクランプルを行うときは、一 度メモリにストアされた信号がそのまま使用できるの で、図2のステップa1~a11およびa13~a14 を省略することができる。また実際の回路を必要としな いので経済的であり、またソフトウエア処理のため、い かなるハードウエア構成に対しても簡単かつ迅速に適応 することができる。

【図面の簡単な説明】

【図1】本発明の一実施例のブロック図である。

【図2】図1に示される処理回路5の動作を説明するためのフローチャートである。

【図3】従来からの擬似乱数符号重畳方式 (PN加算方式)による信号のスクランブルを行う構成を示す図である。

【図4】図3に示されるスクランブル信号の受信(デス

9

クランブル)を行うための構成を示すプロック図である。

【符号の説明】

- 4 信号発生回路
- 5 処理回路

6 入力手段


7 メモリ

8 カウンタ


10 メモリ

11 送信手段


【図1】




【図3】



【図4】



[図2]



【手続補正書】

【提出日】平成4年6月12日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 2

【補正方法】変更

【補正内容】

【0022】メモリ10は、たとえばフロッピディスクなどであって、着脱可能な内部記憶装置によって実現されてもよい。また信号発生回路4は信号をリアルタイムで発生してもよいが、ハードディスクなどの記録・再生

手段であってもよい。

フロントページの続き

(51) Int.Cl.⁵ // H 0 4 N 7/167 識別記号

庁内整理番号 8943-5C

FΙ

技術表示箇所